为了将ADC接收机的奈奎斯特带宽提高一倍，通常采用传统的时交错采样方法。然而，其他架构具有更多优势。在本系列文章中，我们将分三部分介绍使用商用ADC首次实现2 GHz至18 GHz带宽直接奈奎斯特采样的各种方案。第一部分阐述了面临的挑战和可能的解决方案。第二部分详细介绍了正交直接采样及其测量结果。第三部分将正交采样结果与时交错采样结果进行比较，使用户能够根据其系统目标选择最佳方案。.
第一部分：AD9084 的应用、交错基础知识和选项
混叠问题
：图 1a 显示了一个模拟频谱，其中包含位于奈奎斯特区 1 (0 - fS/2) 的期望黄色信号和位于奈奎斯特区 2 (fS/2 - fS) 的阻塞蓝色信号。根据采样定理，数字采样的模拟信号将以 fS 的整数倍出现。如图 1b 所示，窄带阻塞信号和期望信号都以 fS 的正负整数倍出现。ADC 架构面临的挑战在于，系统工程师如何利用其他采样方法来缓解这一已知问题。
图 1. 频谱图：(a) 模拟域频谱，显示两个频率间隔的信号；(b) 40 GSPS ADC 的采样频谱；在这种情况下，两个模拟域信号可以解析为单个奈奎斯特频带；(c) 交错采样 ADC 的采样频谱，每个采样率为 20 GSPS。请注意，幅度谱重叠，导致无法解析两个信号。本文表明，交错切片之间的相位信息不同，从而为 ADC 交错提供了多种选择，包括正交交错和时域交错。
奈奎斯特定理指出，当信号带宽大于 fS/2 时，会出现不必要的混叠效应。在采样系统中，单个频谱仅在 0 到 fS/2 范围内可见。如图 1c 所示，高阶奈奎斯特信号会在奈奎斯特区域（0 到 fS/2）内发生混叠或重折叠，形成不必要的镜像。频率高于 fS/2 的图像信号会阻挡所需信号，降低 SFDR，有时甚至会导致信号无法恢复。
在传统的电子战和通信情报系统中，当高阶奈奎斯特区域中存在阻塞信号时，通常会使用抗混叠（AA）滤波器。在第一奈奎斯特采样中，会使用低通滤波器来滤除频率高于 fS/2 的阻塞信号，防止其镜像在第一奈奎斯特区域中被重新编码。如果目标信号始终位于第一奈奎斯特区域中，这些系统就能很好地工作。然而，这直接取决于采样频率。.
当干扰信号的频率略高于采样频率的一半 (fS/2)，而目标信号的频率略低于 fS/2 时，这种配置无效。如图 2 所示，干扰信号的频率过于接近目标信号，若使用 AA 滤波器，则可能会损失部分所需带宽。最佳实践是在 fS/2 周围设置 20% 的频率保护频带。
奈奎斯特采样的常用替代方案是欠采样，它将所需信号的带宽置于更高的奈奎斯特 ADC 频带内。在这种情况下，所需信号位于高于 fS/2 的频带中。AA 滤波器本质上是一个带通滤波器 (BPF)，它包围着高阶频带内的目标信号。该带通滤波器会抑制通带之外的频率，这些频率可能是阻塞信号或带外噪声。
交错采样
：全速率卸载。
传统的使用延迟定时器对两个或多个ADC进行时间交错采样既有优点也有缺点。当使用两个内核同时对采样频率为fS的信号进行采样时，最终的采样频率为2 × fS。为了使交错采样正常工作，ADC必须具有固定的时钟相位关系。时钟相位关系由公式1决定，其中n是具体的ADC数量，m是ADC的总数。
对于双通道ADC交错比，每个通道的采样时钟必须相位差为180°，或者在占空比为50%的理想时钟的上升沿和下降沿交替采样。如果不引入新的交错器件，使用外部定时解决方案很难满足这些时序要求。此外，前端射频分频器需要具有理想的幅度和相位匹配特性；否则，在截止采样率fS/2处可能会引入不必要的杂散频率功率。
根据后端数字处理的使用方式，除非能够将完整的交错奈奎斯特带宽fS/2用于感兴趣的信号，否则全速比特流可能并不理想。某些交错架构可能会将动态范围限制在更高分辨率转换器的8位。
在这种情况下，后端不会对ADC通道的微小变化（例如偏移、增益和相位延迟）进行校正。因此，这些失配会在奈奎斯特频谱中表现为交错伪影。它们会因产生不必要的镜像而降低隔行扫描转换器通道的可用动态范围。Analog Devices 的 AD9084 Apollo MxFE™ 提供了两种利用全频卸载的方案。图 3 显示了一对 12 位隔行扫描 ADC，而图 4 显示了两对隔行扫描 ADC。为了实现双通道输出，位分辨率降低至每采样 8 位。
直接正交采样概述：
直接正交采样是交错采样的另一种形式。更常见的乒乓交错采样方法涉及顺序同步两个相邻的模数转换器 (ADC)。这通常通过将时钟频率加倍或在输入时钟的上升沿和下降沿都进行采样来实现。正交采样不会反转时钟相位，而是使用同一个同相时钟同时同步两个 ADC。射频输入 90° 的相移提供了分辨多个奈奎斯特区和将有效采样率加倍所需的信息。其优势在于，ADC 后处理无需将采样率加倍。
在实际应用中，90° 的相移是通过混合耦合器（通常称为混合分路器）实现的。目前，已有覆盖 2 GHz 至 18 GHz 宽带宽的宽带混合耦合器。然而，正交采样中一个众所周知的问题是，I/Q 平衡中的任何相位或幅度失配都会在镜像频率处产生不必要的感知能量。这种失配的影响是不平衡的，因为不平衡程度越大，两个信号之间的差异就越大。由于I信号和Q信号之间的增益和相位失配，这会在fS±fIN处产生虚假的主像隔行扫描。
商用混合耦合器历来只支持窄带宽，用于较小的频率目标。宽带性能规范仍在不断完善。随着2 GHz至18 GHz宽带混合耦合器的推出，匹配性能已达到中等水平，因为在其带宽范围内，实现至少几dB的幅度误差匹配和不同程度的相位误差匹配是可行的。仅使用硬件正交进行实际隔行扫描的杂散功率最好也只有-20 dBc。对于大多数现代应用来说，这显然是一个无法接受的技术方案。因此，仅依靠硬件方案来实现这种隔行扫描是不够的。需要在数字处理中采用后端正交误差校正（QEC）匹配算法，才能在宽带宽范围内实现-50 dBc或更好的SFDR性能。
AD9084 DSP 的交错选项
AD9084 是一款 4T4R 射频采样转换器，具有 18 GHz 的射频输入带宽。图 5 显示了集成电路中一半 ADC 的 ADC 和集成 DSP。为了避免需要全速数据卸载，我们开发了时间交错和正交交错两种交错选项，从而可以继续使用集成 DSP。这使得在 2 GHz 至 18 GHz 的全带宽范围内进行监测的同时，还能以较低的速率进行抽取，从而降低相邻数字芯片上的数字有效载荷和功耗。
直接正交采样：PFILT QEC。
正交隔行扫描使用两个ADC内核，在硬件层面将射频输入信号分成0°和90°相位。分别对这两个信号进行处理，就好像它们是理想的正交信号一样。然而，由于相位和幅度上的显著失配，这两个分离的信号并非理想状态，这在当前硬件的混合性能中很常见。但是，后端正交误差校正算法可以补偿两个信号之间的幅度和相位失配。
在使用训练信号建立整个目标带宽（BW）的校正系数后，利用数字滤波处理技术可以将正交采样架构的镜像杂散抑制到-50 dBc以上。这在保持稳定SFDR的同时，避免了许多高速架构中常见的8倍ADC时间以下的隔行扫描伪影。
直接正交采样：CFIR QEC。
正交交织原理的一种变体允许在复有限脉冲响应 (CFIR) 滤波器的 QEC 校正模块之前对数字信号进行滤波。在这种情况下，SFDR 性能通常会得到改善，因为两个通道之间低频纹波失配可以通过更长的处理延迟更容易地进行校正。两个数字数字转换器 (DDC) 之间的数控振荡器 (NCO) 频率并非相等；而是 NCO2 = fS - NCO1。这种 NCO 频率差异的原因将在本系列文章的第二部分中详细说明。每个 NCO 调谐字的 32 位数字分辨率精度确保了 DDC 之间不存在会导致不必要的杂散性能的残余频率失配。随后的求和步骤通过抵消第一或第二奈奎斯特频率将两个通道合并为一个通道。
采用PFILT或CFIR纠错的时间交织
前面提到的正交交织原理同样适用于使用内部反相采样定时器的传统时间交织方法。与使用前端正交混合器不同，对于带有后纠错的多通道时间交织，可以使用实数分频器。每个信号都将使用数字滤波系数进行纠错。滤波后，将生成两个抽取后的数据通道，然后需要使用数字信号处理技术将它们重新组装起来。
使用集成DSP评估了两种时间交织方案。图8显示了采用PFILT校正的时间交织方案，图9显示了采用CFIR校正的时间交织方案。
关于交织的其他注意事项：
失配。
交织多个ADC会带来一些挑战，例如由于每个ADC内核的非理想缺陷，输出频谱中会出现杂散频率功率（杂散信号）。这些缺陷主要源于交织ADC之间的失配，尤其是在增益、相位或时序方面。
即使是同一硅芯片上的两个相邻ADC，微小的制造偏差也可能导致足够的增益变化，从而引入杂散增益失配。在增益失配的情况下，除非同时向两个ADC输入信号进行测量，否则无法有效地测量增益失配。增益失配会在输出频谱中产生与输入频率和采样频率相关的杂散信号。该杂散信号会出现在fS - fIN范围内。
为了最大限度地减少增益失配引起的杂散信号，采用了一种校正策略。选择其中一个ADC的增益作为参考值，并调整另一个ADC的增益，使其尽可能接近该参考值。两个ADC的增益值越接近，输出频谱中的杂散信号就越小。
重度隔行扫描：
一些商业架构采用大量的顺序隔行扫描，使用 8 倍或更多倍的 ADC 切频来扩展奈奎斯特带宽。例如，8 路隔行扫描会在 fS/8、fS/4、3fS/8 等频率处产生隔行扫描杂散频率。这将导致噪声频谱密度 (NSD) 分布偏离正态分布，所有八个 ADC 切频附近都存在隔行扫描杂散频率。如果没有适当的校准来抑制这些杂散频率，用于处理隔行扫描伪影的复杂表格或杂散计算工具很快就会变得难以管理。
结论
在本系列文章的第一部分中，我们提出了一种新的2 GHz至18 GHz直接采样方法。从电子战到通信情报，许多应用场景都需要对2 GHz至18 GHz频段进行连续监测。该系统无需专用AA滤波器即可分辨来自多个奈奎斯特区的信号。通过精细的时间正交误差校正技术或相邻正交交错ADC，系统可以有效地将给定数字化仪的采样率提高一倍。利用Apollo MxFE器件增强的DSP功能，可以在单个奈奎斯特区内，最大限度地减少FPGA资源占用，同时仍能监测2 GHz至18 GHz的全频谱。
第二部分和第三部分详细介绍了六种方案。►
全频卸载，ADC位于两侧
►全频卸载，ADC相邻放置
►直接正交采样：采用PFILT进行误差校正
►直接正交采样：采用CFIR进行误差校正
►隔行扫描：采用PFILT进行误差校正
►隔行扫描：采用CFIR进行误差校正
参考文献
1. Gabriele Manganaro.《高级数据转换器》。剑桥大学出版社，2012 年。Kester
, Walt.《模数转换》。Analog Devices 公司，2004 年。Ali, Ahmed.《高速数据转换器》。IET，2016 年。
Harris, Jonathan.《交错式模数转换器的基础知识》。Analog Devices, Inc.，2019 年。Manganaro
, Gabriele 和 Robertson, David.“交错式模数转换器：揭开谜团”。《模拟对话》，第 49 卷，2015 年 7 月。
作者：Ian Beavers（现场应用工程师）、Peter Delos（高级首席工程师）、Brian Reggiannini（高级首席工程师）和 Connor Bryant（ Analog Devices系统应用工程师）
关于作者
伊恩·比弗斯 (Ian Beavers) 是位于北卡罗来纳州达勒姆市的亚德诺半导体公司 (Analog Devices) 航空航天与国防系统团队的现场应用工程师兼客户实验室经理。他自 1999 年起加入该公司。伊恩在半导体行业拥有超过 25 年的经验。他拥有北卡罗来纳州立大学的电气工程学士学位和北卡罗来纳大学格林斯伯勒分校的工商管理硕士学位。
彼得·德洛斯 (Peter Delos) 是位于北卡罗来纳州格林斯伯勒市的亚德诺半导体公司航空航天与国防集团的技术主管。他于 1990 年获得弗吉尼亚理工大学的电气工程学士学位，并于 2004 年获得新泽西理工学院的工商管理硕士学位。彼得在业内拥有超过 30 年的经验。他的职业生涯主要致力于架构、印刷电路板和集成电路层面的先进模拟/射频系统设计。目前，他专注于相控阵应用的接收器设计、波形发生器和高性能合成器的微型化。
布莱恩·雷吉安尼尼 (Brian Reggiannini) 是一位高级首席系统设计工程师。他曾为ADI公司多代无线收发器产品设计、实施并支持系统级校准。他的技术兴趣包括信号处理、机器学习、嵌入式系统以及涉及数字辅助模拟元件的系统。Brian分别于2007年、2009年和2012年获得布朗大学的理学学士、理学硕士和博士学位。Connor
Bryant是ADI公司的系统应用工程师，在位于北卡罗来纳州达勒姆的航空航天与国防业务部门工作。他于2023年加入ADI公司。目前，他专注于射频混合信号链路的设计和分析。他于2022年获得北卡罗来纳州立大学电气工程理学学士学位，并于2023年获得北卡罗来纳州立大学电气工程理学硕士学位。
