第一部分 阐述了隔行扫描的目标，分析了导致隔行扫描伪影的误差，并介绍了使用 AD9084。 第二部分 详细介绍了直接正交采样选项及其正交校正机制。第三部分介绍了提供时间隔行扫描选项的方法。
图 1 展示了第一部分中描述的集成数字信号处理 (DSP) 的示意图。时钟布局包含用于在器件内部反转相邻 ADC 通道时钟的机制。最简单的时间隔行扫描选项是以全采样率卸载两个通道的所有数据。然而，此选项需要在 FPGA 或 ASIC 中以最大速率合并两个通道的数据后再进行处理。由于其功耗和开销较大，因此单独使用此选项并不理想。另一种时间隔行扫描选项是利用集成 DSP 中的数据滤波功能，例如正交采样选项。
图 1 展示了 MxFE 接收路径的一半，图中显示了两个 ADC 和一个集成 DSP。
由于需要全数据速率功耗，因此需要一种方案，该方案可以临时交错相邻的 ADC，利用集成 DSP，并通过数字下变频 (DDC) 以较低的速率下载数据。下文将介绍一种利用相位信息解决 ADC 奈奎斯特极限的方法。这些方案的独特优势在于，可以在不增加数字数据速率的情况下，通过牺牲通道数来提高采样率，同时还能利用可编程的集成 DSP 功能。
时域交错数据段
想象一下将ADC数据简化为偶数和奇数数据样本。每个数据流的采样频率减半，并且每两个样本之间相移一个样本。这就是ADC数据段交错时的情况。每个数据段的频率减半，并且每两个样本之间相移一个样本。传统的做法是以全采样频率合并这些数据。另一种方法是利用两个数据段之间的相位信息，这样就可以在不提高数字数据速率的情况下分辨奈奎斯特区。图2展示了频域中交错数据段的概念。
例如，我们来看一个2倍时域交错的ADC：
子ADC提供偶数和奇数采样。.
如果我们从频域解释子ADC信号，我们可以使用公式4和5将它们与所需的全速信号联系起来。.
每个子ADC信号由两个分别源自相反奈奎斯特区的混叠信号组成。偶数采样点和奇数采样点的混叠极性不同。我们可以利用这一特性在后处理中分离第一和第二奈奎斯特区。.
图 2. 频域中插值切割的解释。.
时间交错后接FIR滤波器。
利用相位信息，可以建立一种方法来求解具有第一或第二截止频率的奈奎斯特信号。图3展示了一种求解方法。需要注意的是，时间延迟是
图 3. 插层切割之间的相位差。.
在ADC输出端，两个半周期时钟段之间存在时间延迟差。这导致相位与频率呈线性关系。如果对ADC通道的输出应用半采样分数延迟滤波器，则在第一个奈奎斯特图中相位得到补偿，但在第二个奈奎斯特图中，交错的时钟段之间会出现相位偏移。这正是ADC集成DSP应该利用的特性：相位与频率呈线性关系。因此，在ADC输出端，相位与输入频率呈线性关系，其斜率取决于半周期截止时间延迟。图3下半部分显示了基频和镜像频率相对于输入频率的相位差。
在ADC输出端，虽然我们可以看到相位与频率的斜率，但信息不足以进行后续处理。如果我们对其中一个ADC时钟段添加半采样分数延迟，就会出现一个重要的特性。结果是，如果输入频率位于第一奈奎斯特区，则ADC输出同相；如果信号位于第二奈奎斯特区，则ADC输出具有180°的相位差。这一特性使得我们可以采用信号求和的方法，从而实现奈奎斯特区抵消。
当目标信号频率远高于fS/2时，这种求和方法非常有效。对于跨越fS/2边界的信号，则需要采用另一种方法。如果在分数阶数字滤波器中加入希尔伯特变换或90°相移，则滤波器输出端的相位差将呈正交关系。由此产生的正交信号在fS/2处I和Q之间也存在相位反转，因此可以用作复数DDC的正交输入，这与第二部分中描述的正交采样方法类似。如图4所示。
时序交错图像校正
前一节讨论了在两个时序交错ADC完全匹配的前提下，如何将两个ADC的输出合并以获得2倍全速信号。然而，在实际应用中，ADC与上述功率分配器各分支之间会存在增益、相位和延迟不匹配。与正交采样技术类似，ADC路径之间的差异可以通过在ADC输出端使用半复数滤波器结构来校正，或者也可以通过将一对DDC通道的全复数滤波器的输出相加来校正。
如图5所示，时序交错系统可以建模为一个理想的功率分配器，该分配器为两条具有不同传递函数的模拟信号路径供电，其中H0(ω)表示捕获偶数采样点的路径的传递函数，H1(ω)表示捕获奇数采样点的路径的传递函数。偶数和奇数信号路径分别称为路径 0 和路径 1。
图 4 展示了两种利用内置滤波器的时域交织方案。左侧方案中，如果在其中一个交织段中添加半个采样点的延迟，则第二个奈奎斯特频率处的信号将同相，而第二个奈奎斯特频率处的信号将反相。右侧方案中，如果在 FIR 系数中包含希尔伯特变换，则 FIR 输出端的信号将正交，而奈奎斯特频率边界处的信号将存在相移，类似于第二部分中描述的正交采样。
图 5. 时间交织模型。
与 QEC 类似，时间交织校正是一种相对均衡形式。例如，在图 6 中，路径 0 可以视为理想路径，路径 1 可以与路径 0 等效。因此，路径 1 的响应可以建模为以下三者的组合：(a) 1/2 采样点的标称延迟；(b) 路径 0 的公共响应；以及 (c) 路径 1 相对于路径 0 的失配或增量响应。
图 6. 相对时间交错模型，以标称 1/2 采样延迟 H0,5 (ω) 和失配响应 HΔ (ω) 表示。
利用简单的三角恒等式，路径 1 的输出可以分解为包含滞后余弦项的和。
在路径 0 和路径 1 之间不存在失配的情况下（即 HΔ(ω) = 1），正交采样装置的理想输出可以定义为：
图 7 显示了用正弦输入 x(t) = cos(ω0 t) 激励该相对时间交错模型的结果。如图所示，标称延迟 1/2 采样 H0,5(ω) 和失配响应 HΔ(ω) = AΔ(ω) e(jθΔ(ω)) 会改变单路径信号的幅值和相位。.
图 7 展示了用正弦输入激励时序交织模型。
因此，对于中心频率为 ω0 的正弦信号或其他窄带信号，实际输出可以用理想输出来表示。时序交织装置可以看作是一个 2 × 2 线性系统，它会产生时序交织误差。如图 8 所示，通过反转该 2 × 2 线性系统来恢复理想输出 x0(t) 和 x1(t)，从而校正时序交织误差。需要注意的是，对于本例中描述的单音情况，图 8 所示的纠错方案只是众多可能方案之一，这些方案会随着滤波器的相对位置而变化。当尝试同时校正多个奈奎斯特区中的信号时，纠错方案将是唯一的，但该唯一方案超出了本文的讨论范围。
图 8. 相对时间交错模型，通过半复杂滤波器结构显示误差产生和误差纠正。.
从路径 0 延伸到路径 1 的交叉滤波器必须实现半采样延迟 (H0.5(ω)) 和 90° 相移 (H90(ω))。
这种时间交织误差生成模型与正交采样误差生成模型有相似之处，但存在显著差异。对于单音激励，正交采样误差可以使用单抽头实值滤波器进行建模和校正。换句话说，校正只需要对两个实值滤波器分别进行增益校正。然而，时间交织校正需要相位校正，因此需要一个从路径 0 延伸到路径 1 的多抽头交叉滤波器。
在给定的拓扑结构中，输出 z0[n] 和 z1[n] 分别表示以两倍采样率采样的 2 倍交织信号的偶数和奇数采样点。交织输出 z[n] 的构造如下：
然而，如前几节所述，1/2 采样延迟与希尔伯特变换相结合，可以选择性地将 z0[n] 和 z1[n] 变换为正交表示。图 9 显示了使用滤波器 G0(ω) 和 G1(ω) 的时间交错校正级联，以及使用 Gq(ω) 的正交变换，从而得到正交输出 z[n] = zi[n] + jzq[n]。.
图 9. 结合时间交错校正（用于校正路径 0 和路径 1 之间的模拟信号失配）和希尔伯特变换（用于将其转换为正交信号表示）。
通过在第一级中加入正交变换，可以将级联滤波器合并为一个半复滤波器结构。
现在，有了校正后的正交输出信号，就可以应用前几节中提供的分析方法，将使用可编程滤波器 (PFILT) 对 ADC 输出的校正延迟到使用复数滤波器 (CFIR) 对 DDC 输出的校正。
图 10 显示了使用 PFILT 或 CFIR 进行误差校正时，时间隔行扫描和正交隔行扫描的测量结果对比。结果表明，时间隔行扫描和正交隔行扫描的误差幅度大致相等，并且 CFIR 在这两种情况下都表现出更好的性能。
图 10. 通过比较时序隔行扫描和正交隔行扫描来测量图像抑制。.
需要注意的是，两种方法的误差大致相同，并且由于CFIR以抽取速度运行且滤波器抽头的有效周期更长，因此在两种情况下CFIR校正都提高了性能。
如第二部分所述，使用PFILT校正后的误差受限于长传输线引起的频率纹波以及射频分频器与两个ADC通道之间的阻抗失配。校正上述问题后，PFILT的响应可以接近与CFIR响应类似的结果。
交织方案比较
已描述了多种交织方案。下文将对这些方案进行比较。图 10 中的测量结果表明，正交交织和时序交织的镜像抑制性能几乎相同，因此哪种方案最佳取决于其他实际应用方面的考虑。
全速卸载与集成DSP：
在需要40 GSPS完整数据速率的情况下，最新的MxFE解决方案可以实现这一点。实际的限制在于如何吸收数据量的增加，然后在处理之前校准并重新构建40 GSPS数据流。在许多情况下，继续监测完整的20 GHz奈奎斯特带宽非常方便，但可以使用集成DSP来降低数字后端的开销。大多数描述都侧重于使用集成DSP的方案；然而，如果需要，全速数据卸载仍然是一个可行的选择。
时序交错与正交交错：
正交交错有两个优点：
• 使用集成的复模式FFT
；• 正交混合器的输入可以视为平衡放大器。ADC反射信号将被传递到终端端口，从而提供更好的宽带阻抗匹配。
正交采样的主要缺点是市售正交混合器的频率范围有限。商用元件支持的频率范围为 2 GHz 至 18 GHz，这在历史上已算是宽带宽。如果需要更大的带宽，可以使用电阻式功率分配器将频率范围扩展到更低的频率。.
PFILT 与 CFIR 校正：
尽管 AD9084 中的 PFILT 和 CFIR 都支持时间交错校正，但它们各有优缺点。PFILT 以 ADC 的全采样率运行，允许使用单组滤波器系数校正宽带宽信号，并充分利用内置 DSP 功能。然而，CFIR 支持更长的脉冲响应，这直接转化为该应用中更优的性能。表 1 总结了它们的优缺点。
结论：
本系列文章共分三部分，介绍了使用商用模数转换器 (ADC) 实现首次 20 GHz 奈奎斯特采样的实用方法。第一部分介绍了目标并概述了各种选项。第二部分详细描述了直接正交采样，以及其不足之处和必要的修正。第三部分总结了时间交错采样选项并对可用选项进行了比较。本系列文章不仅提供了最终测量结果，还提供了呈现结果所需的技术背景。
我们投入了大量精力，在提高采样频率的同时保持动态范围和噪声性能。AD9084 20 GSPS ADC 具有一流的性能，输入带宽高达 18 GHz。我们保持了这些 ADC 的性能，并将其采样频率提升至 40 GSPS，同时还提供了用户可根据应用目标选择的选项。
未来的
工作将主要集中在软件和固件更新上，以实现交织选项与最终系统的优化集成。评估板也将进行改进，以优化射频分频器和模数转换器 (ADC)。
致谢：
作者谨此向设计团队致以衷心的感谢。ADC的采样频率、输入带宽以及集成DSP的组合，为本文所讨论的概念的开发奠定了基础。我们还要感谢ADC设计人员和Analog Devices公司悠久的历史，正是他们数十年的设计工作，最终成就了首个20 GHz高动态范围奈奎斯特采样。
参考文献：
Ali, Ahmed. 高速数据转换器。IET，2016 年 8 月。Kester
, Walt. 数据转换手册。Analog Devices, Inc.，200。Manganaro
, Gabriele. 高级数据转换器。剑桥大学出版社，2012 年。
作者简介：
伊恩·比弗斯 (Ian Beavers) 是位于北卡罗来纳州达勒姆市的亚德诺半导体公司 (Analog Devices) 航空航天与国防系统团队的现场应用工程师兼客户实验室经理。他自 1999 年起加入该公司。伊恩在半导体行业拥有超过 25 年的经验。他拥有北卡罗来纳州立大学电气工程理学学士学位和北卡罗来纳大学格林斯伯勒分校工商管理硕士学位。
彼得·德洛斯 (Peter Delos) 是位于北卡罗来纳州格林斯伯勒市的亚德诺半导体公司航空航天与国防集团的技术主管。他于 1990 年获得弗吉尼亚理工大学电气工程理学学士学位，并于 2004 年获得新泽西理工学院工商管理硕士学位。彼得在业内拥有超过 30 年的经验。他的职业生涯主要致力于架构、PCB 和 IC 层面的先进模拟和射频系统设计。目前，他专注于相控阵应用的小型化接收器设计、波形发生器和高性能合成器。
布莱恩·雷吉安尼尼 (Brian Reggiannini) 是一位高级首席系统设计工程师。他曾为ADI公司多代无线收发器产品设计、实施并支持系统级校准。他的技术兴趣包括信号处理、机器学习、嵌入式系统以及涉及数字辅助模拟元件的系统。Brian分别于2007年、2009年和2012年获得布朗大学的理学学士、理学硕士和博士学位。Connor
Bryant 是ADI公司的系统应用工程师，在位于北卡罗来纳州达勒姆的航空航天与国防业务部门工作。他于2023年加入ADI公司。目前，他专注于射频混合信号链路的设计和分析。他于2022年获得北卡罗来纳州立大学电气工程理学学士学位，并于2023年获得该校电气工程理学硕士学位。
