我们需要更好的射频集成电路（RFIC），为了使射频集成电路更好，测试设备必须能够检查待开发集成电路的极限。.

其结果是，高性能射频集成电路提升了用于其开发的最先进测试设备的性能，为下一代仪器的研发铺平了道路，这些仪器将再次突破技术极限。所有这些都凸显了高性能集成电路设计中心与领先的自动测试设备制造商之间保持合作关系的重要性。.

开关瞬态响应和快速建立时间：
对于自动测试设备 (ATE) 而言，快速建立时间至关重要，因为它能使仪器更快地进行测量，从而提高性能、易用性并降低制造测试成本。所有这些改进都能为需要在竞争异常激烈的环境中脱颖而出的 ATE 制造商带来可衡量的优势。众所周知，典型的基于 GaAs 的开关在建立时间中存在栅极延迟（见图 3），这会导致相位损耗和插入损耗漂移。
通常，ATE 制造商会将开关的插入损耗设定为 20 µs 内 0.05 dBm。简而言之，开关在 0.05 dBm 限值内稳定得越快，ATE 就能越快地提供测量结果。

图 3 显示了一个典型的 GaAs MESFET 开关，其最终稳定时间为 83 µs。需要注意的是，该 GaAs 开关在开关事件后还存在约 1 dB 的过冲。这种过冲意味着动态稳定性可能比最终值高出 26%，如果使用多个开关，动态稳定性会更高。多年来，ATE 工程师不得不在其设计中补偿这些瞬态效应。
相比之下，图 4 显示了 Peregrine Semiconductor PE42552 UltraCMOS™ 开关的性能。请注意，该器件在 13 µs 内即可稳定在 0.05 dBm 的插入损耗范围内（比 ATE 制造商规定的 20 µs 更快）。而且它也没有过冲。
在开关用于衰减的应用中（图 1），开关期间的瞬态稳定时间延迟（如图 3 所示）可能会导致衰减器或开关功能出现误差。例如，在动态信号放大器（DSA）中，精确的信号幅度和相位至关重要，这样仪器的其他部分才能获得正确的信号电平。
然而，高性能砷化镓（GaAs）开关的瞬态稳定时间难以预测，这使得基于GaAs开关的设计和制造对自动测试设备（ATE）公司来说是一项挑战。使用硅开关等替代器件可以消除这些设计难题。迄今为止，只有蓝宝石上硅（SOS）UltraCMOS技术能够满足这些严苛的开关要求。

低频特性和线性度：
测试测量设备利用宽带性能，使其成为管理多种通信协议更具吸引力的投资选择。因此，该设备中的组件也必须具备宽带特性。许多砷化镓 (GaAs) 开关的额定工作频率为直流及以上。GaAs 开关的典型截止频率为 100 MHz，低于此截止频率时，线性度会显著下降，导致噪声系数问题。目前，设计人员可以使用单个开关，在千赫兹范围内（最高可达 7500 MHz）提供高性能。例如，SPDT PE42552 开关的工作频率范围为 9 kHz 至 7500 MHz，并在此频率范围内保持高线性度。
低频线性度会影响开关作为宽带组件的适用性。通常，测试测量设备中组件的任何非线性都可能导致互调失真 (IMD)，从而影响设备的测量精度。当测试测量设备中集成电路的线性度与被测器件的线性度一样好（或一样差）时，这个问题尤为突出。因此，测试和测量设备的设计人员要求器件具有最佳的线性度。图 5 显示，在低频下，PE42552 的性能明显优于 GaAs MESFET 开关。

ESD保护
典型的GaAs MESFET断路器的特点是其0级（

可靠的性能
：精度是ATE设计中的关键指标。为了达到所需的性能水平，ATE制造商需要最大限度地减少所用开关的性能差异。一种低效的方法是屏蔽每一批开关，然后丢弃那些符合规格的开关。MEMS开关可以作为一种替代方案，但这种技术存在可靠性和重复性问题。高可用性CMOS开关由于硅工艺的固有特性，能够提供批次间可重复的性能。通过依赖开关性能的可靠性，ATE制造商可以省去预屏蔽步骤，从而加快生产和交付速度。
除了上述可靠的宽带和线性性能外，高端测试设备中使用的开关的另一个重要射频参数是插入损耗可靠性。插入损耗非常重要，因为当信号路径中存在大量开关时，每个开关的损耗都会被放大。总损耗，尤其是在高功率路径中，会导致更高的功耗。开关的插入损耗（以及由此产生的噪声系数）还会限制接收路径中的动态范围。图 6 显示，UltraCMOS 宽带开关的典型插入损耗为 [数值缺失]。
插入损耗性能与线性度密切相关。例如，基于 GaAs 的射频开关在提高线性度的同时，往往会增加插入损耗和芯片尺寸。这是因为传统电路需要多个堆叠或多栅 FET 以及较大的栅极宽度才能实现低失真，从而导致较高的寄生电容和较高的插入损耗。相比之下，UltraCMOS 技术采用堆叠在完美绝缘的蓝宝石衬底上的 FET，能够允许高功率射频信号的通过。

CMOS：控制的关键。
器件上的CMOS接口使设计人员更容易使用，测试和测量设计也不例外。通常，系统逻辑功能采用CMOS实现；因此，如果开关采用CMOS工艺制造，电路设计人员可以轻松地将逻辑集成到电路本身。
例如，PE42552 SPDT开关就集成了CMOS控制逻辑，该逻辑由单引脚低压CMOS控制输入控制。增强开关功能的另一种方法是使用用户自定义逻辑表。例如，UltraCMOS开关集成了一个逻辑选择引脚，用于反转逻辑极性，以适应连续开关应用，从而有效地改变控制引脚的逻辑定义。
随着测试和测量设备制造商为LTE（长期演进）移动电话、WiMAX以及两者的融合版本开发工具，其测试设备的性能也需要得到充分发挥。幸运的是，由于UltraCMOS技术已商业化多年，实现量产，且其器件已在ATE市场得到验证，因此他们能够提供客户所需的带宽、重复性和精度。最终，如今的射频测试仪器必须执行极其精确且可重复的测量，好消息是，测试和测量设备供应商能够获得实现这些目标所需的器件。

更多信息或报价

1 Baker, Ray. “基于CMOS的数字步进衰减器设计”，无线设计与开发杂志，2004年5月。.