PCI-SIG® ha recentemente rilasciato la revisione 3.0 delle specifiche del core PCIe. Molte delle modifiche alle specifiche del livello fisico sono volte a garantire un'adeguata trasmissione dei bit a 8 GT/s su schede PC a basso costo. Il test del ricevitore è ora obbligatorio. Nelle versioni precedenti dello standard, questo test aveva una funzione puramente informativa.
I dispositivi che operano a 8 GT/s presentano nuove sfide di misurazione, che richiedono nuovi strumenti e procedure per convalidare correttamente la progettazione del ricevitore. Queste sfide includono l'ottimizzazione dell'equalizzazione in trasmissione e ricezione, la progettazione del canale di calibrazione e la creazione di un collegamento tra dispositivi con sequenze di pattern codificate a 128/130 bit. Uno dei requisiti più complessi è l'introduzione di una nuova procedura per la calibrazione delle condizioni di stress PCIe 3.0 interpretate da un ricevitore di riferimento dopo l'equalizzazione. Per eseguire questa procedura, gli ingegneri devono elaborare i segnali misurati in un punto di test accessibile.
La soluzione completa e precisa di Agilent per il test dei ricevitori PCIe 3.0 si basa sul BERT ad alte prestazioni della serie J-BERT N4903B, sul convertitore di segnale di de-enfasi N4916B, sul generatore di rumore arbitrario 81150A con funzione a impulsi, su un oscilloscopio Infiniium ad alte prestazioni della serie 90000 X, su nuovi accessori e sul nuovo software di automazione dei test N5990A.
I vantaggi della soluzione di caratterizzazione dei ricevitori PCIe 3.0 di Agilent sono:
• Risultati di test del ricevitore accurati e ripetibili grazie al nuovo software di calibrazione dello stress, alla de-enfasi pre e post-cursore regolabile, alle sorgenti di jitter J-BERT e di interferenza sinusoidale integrate e conformi a PCIe 3.0, a una nuova funzione di sweep PJ e ai nuovi canali di calibrazione conformi a PCIe 3.0.
• Maggiore efficienza in R&S grazie al nuovo software di calibrazione dello stress PCIe 3.0 e alla nuova famiglia di bonding PCIe 3.0, che controlla il sequenziatore di pattern J-BERT per mettere il dispositivo in prova in modalità loopback.
• Protezione dell'investimento grazie all'utilizzo di strumenti Agilent, utilizzabili anche per la caratterizzazione accurata di diverse applicazioni di test gigabit come USB3, SATA3 e QPI.
"La nuova soluzione di test di tolleranza del ricevitore PCIe 3.0 di Agilent risponde a un'esigenza fondamentale per i progettisti di ASIC e chipset, garantendo una transizione senza intoppi alla prossima generazione di PCI Express", ha dichiarato Jürgen Beck, General Manager della divisione Digital Photonic Testing di Agilent. "Combinando la nostra esperienza nella calibrazione precisa delle sollecitazioni e delle tolleranze dei ricevitori, continuiamo ad aiutare i team di ricerca e sviluppo a produrre in modo efficiente chipset robusti di nuova generazione per il settore IT."
La soluzione di test per ricevitori PCI Express 3.0 di Agilent comprende:
il BERT ad alte prestazioni J-BERT serie N4903B con sorgenti di jitter calibrate integrate (jitter casuale, jitter periodico e interferenza sinusoidale in modalità differenziale)
; il generatore di segnali di de-enfasi N4916B per la generazione di pre- e post-cursori accurati e adattivi
; il generatore di rumore arbitrario 81150A/81160A con funzione a impulsi per l'iniezione di interferenza sinusoidale in modalità comune
; i canali di calibrazione PCIe 3.0 N4915A-014 per la creazione di condizioni di canale compatibili e riproducibili
; il software di test per ricevitori PCIe N5990A-101 con la nuova calibrazione di stress PCIe 3.0
; la famiglia di link-forming PCIe 3.0 N5990A-301
; e l'oscilloscopio Infiniium serie 90000 X da 16 pollici. 32 GHz per calibrare lo sforzo
Agilent presenterà il suo nuovo test di caratterizzazione per ricevitori PCI Express 3.0 al DesignCon 2011, che si terrà l'1 e il 2 febbraio presso il Santa Clara Convention Center, stand 201. Agilent offre un'ampia gamma di soluzioni digitali ad alta velocità, nonché strumenti essenziali per identificare i problemi, ottimizzare i dispositivi e ottenere risultati per la progettazione e la simulazione.
