In diesem Artikel untersuchen wir die Leistungsschwankungen moderner, hochdichter Verbindungsmodelle. Die Modelle werden sowohl durch Simulationen als auch durch Messungen abgeleitet und anschließend verglichen. Dabei werden reale Abweichungen aufgrund unvollständiger Einfügungen und Lötstellen berücksichtigt. Abschließend werden Modellqualitätsmetriken auf die Daten angewendet, um die Genauigkeit der Modelle zu quantifizieren.
Evolution der Steckverbindermodelle.
Steckverbindermodelle haben sich von einfachen Kopplungsschaltungen mit konzentrierten Parametern zu Mehrport-Mikrowellennetzwerken weiterentwickelt. Diese zunehmende Komplexität ist auf die Notwendigkeit zurückzuführen, Bandbreiten mit immer komplexeren geometrischen Diskontinuitäten präzise abzubilden.
Frühe Steckverbindermodelle waren einfache Schaltungen mit konzentrierten Parametern. Diese Modelle sind sehr einfach, lassen sich schnell mit Simulationssoftware ausführen und werden auch heute noch in vielen Anwendungen eingesetzt.
Der allgemein anerkannte Goldstandard besagt, dass die Darstellung eines Teils von Übertragungsleitungselementen gültig ist, solange die Länge der Übertragungsleitung (L) weniger als ein Zehntel der Wellenlänge (L) beträgt
Anwendung von Ls goldener Regel.
Die logische Erweiterung eines Schaltkreises mit konzentrierten Parametern ist ein Modell mit verteilten Parametern.
Die Übertragungsleitung wird in mehrere kleinere Abschnitte unterteilt, und das Bandbreitenmodell lässt sich leicht erweitern.
Dieser Zusammenhang lässt sich im Zeitbereich durch die folgende Gleichung ausdrücken:
Diese Gleichung besagt, dass ein Ersatzschaltbildmodell gültig ist, solange die Laufzeitverzögerung des Steckverbinders (t<sub>prop</sub>) mehr als das Sechsfache der Anstiegszeit des Systems (t<sub>rise</sub>) beträgt. Ein 10 mm langer Stapelstecker hat eine Laufzeitverzögerung von ca. 60 ps. Daher ist ein einfaches Ersatzschaltbildmodell angemessen, solange die Anstiegszeit des Systems 360 ps beträgt.
Dies war in den 1990er Jahren bei vielen digitalen Anwendungen der Fall. Selbstverständlich berücksichtigt dieses einfache Steckermodell keine Störungen.
Die Komplexität des Modells steigt mit zunehmender Taktfrequenz und Anstiegszeit. Die Schaltungen mit konzentrierten Parametern wurden verfeinert, indem der Stecker in mehrere kürzere Abschnitte unterteilt wurde.
Jeder Abschnitt wurde mithilfe von 2D-Finite-Elemente-Analyse-Codes (FEA) analysiert, um eine Induktivitäts- (L) und Kapazitätsmatrix (C) mit Kopplungsgliedern (K) für die Übertragungsleitung zu erhalten. Die K-Werte berücksichtigen Interferenzen in Mehrleiter-Übertragungsleitungen.
Diese L-, C- und K-Werte konnten in SPICE-Modelle übersetzt werden und ermöglichten eine präzise Vorhersage von Interferenzen, Laufzeitverzögerungen und Impedanz.
Die 2D-Analyse mehrerer Querschnitte von Steckverbindern war ein komplexer Prozess.
Ingenieurtechnisches Urteilsvermögen war erforderlich, um die Anzahl der benötigten Querschnitte bei gleichzeitig hoher Genauigkeit zu minimieren. Der 2D-Modellierungsansatz ging von einer TEM-Ausbreitung innerhalb der gesamten Steckverbinderstruktur aus. Da dies in der Realität nicht der Fall war, wurden evaneszente Wellen an internen Diskontinuitäten vernachlässigt, was zu systembedingten Ungenauigkeiten führte. Dennoch blieb die Methode der mehreren Querschnitte bis Ende der 1990er-Jahre gängige Praxis.
Um diese Einschränkungen zu überwinden, begannen Softwareanbieter intensiv an der Entwicklung von Werkzeugen zu arbeiten, die den Service für die Hochgeschwindigkeits-Digitalindustrie verbessern sollten. Die Vollwellensimulation war in dieser Zeit der Standard für Mikrowellen- (Koaxial-)Steckverbinder. Die geometrische Komplexität moderner Hochgeschwindigkeits-Digitalsteckverbinder stellt eine erhebliche Herausforderung dar, da sie mit kostengünstiger Computerhardware nicht bewältigt werden kann. Mit der steigenden Rechenleistung von High-End-Workstations konnten Hochgeschwindigkeits-Digitalsteckverbinder als Mehrport-Mikrowellennetzwerke betrachtet werden. Dies ist der aktuelle Stand der Steckverbindermodellierung.
Steckverbindermodelle aus Simulationen:
Dem Signalintegritätsingenieur stehen verschiedene Simulationswerkzeuge zur Verfügung, um Steckverbindermodelle zu extrahieren. Im Rahmen dieser Arbeit wurde CST Microwave Studio verwendet. Obwohl ein spezifisches Werkzeug zum Einsatz kam, sind die angesprochenen Probleme typisch für alle Vollwellenmodellierungswerkzeuge.
Um das Ausmaß der Modellierungsherausforderung zu verdeutlichen, muss die Geometrie berücksichtigt werden. Ein typischer hochdichter Steckverbinder hat beispielsweise 10 Reihen mit je 50 Pins in einem Rastermaß von 1,27 mm x 1,27 mm. Diese Dichte ergibt sich aus dem Bedarf an hochdichter Elektronikgehäusebauweise und ist durch Stanz-, Gieß- und Montagetechnologien begrenzt.
Abbildung 3 zeigt einen typischen Mezzanine-Steckverbinder, der in diesem Artikel verwendet wird.
Dieser Steckverbindertyp verfügt über ein offenes Leitungsfeld, d. h. bestimmte Pins sind nicht für die Stromrückleitung (Masse) reserviert. Für eine gegebene Anwendung wird ein Signal-Masse-Muster definiert, das die höchste Signaldichte bei akzeptabler Signalqualität gewährleistet. Es werden vordefinierte Muster für differentielle und einpolige Signalübertragung entwickelt, und mithilfe von Modellierungssoftware wird ein Touchstone-Modell erstellt.
Glücklicherweise müssen nicht alle 500 Pins im extrahierten Modell berücksichtigt werden, das Problem ist jedoch beträchtlich. Ein Modell mit angemessener Größe könnte sechs differentielle Paare umfassen, um die Auswirkungen von Interferenzen innerhalb und zwischen den Reihen zu erfassen. Dies entspräche einem 24-Port-Touchstone-Modell.
Für eine rechtwinklige Version eines ähnlichen Steckverbinders wird typischerweise ein größeres Portmodell verwendet, um die unterschiedlichen Längen der einzelnen Reihen zu berücksichtigen. Aus diesem Grund werden für jedes modellierte differentielle Paar auch die Signalrückführungspins in den Modellierungsbereich einbezogen. Das 24-Port-Touchstone-Modell umfasst somit 12 Signalpins und 8 Massepins. Jeder Pin hat eine komplexe Form, um die für eine zuverlässige Verbindung notwendige Normalkraft auf die trennbare Schnittstelle zu gewährleisten.
SolidWorks, das 3D-CAD-Paket, dient zur Konstruktion des Verbinders. Die Geometrie wird in ein Format exportiert, das vom Full-Wave-Simulationstool gelesen werden kann. Anschließend erfolgt die „geometrische Bereinigung“ – eine entscheidende Phase im Modellierungsprozess, in der unnötige Komplexität entfernt wird. Dies führt zu einem reibungsloseren Import in das Full-Wave-Simulationstool und vereinfacht das Netz. Dieser Bereich der Geometrieeingabe war problematisch und hat erhebliche Investitionen von Anbietern von Full-Wave-Simulationstools nach sich gezogen.
Nach dem korrekten Geometrieimport sind vor dem Start der Simulation drei Hauptschritte erforderlich:
1. Netzfeinheit,
2. Definition der Materialeigenschaften,
3. Portkonfiguration.
Netzfeinheit:
Alle Vollwellensimulationswerkzeuge führen elektromagnetische Berechnungen in einem diskreten Lösungsraum durch. Die Diskretisierung, auch Vernetzung genannt, unterteilt den Lösungsraum in viele Zellen und hat direkten Einfluss auf die resultierende Lösung. Ein zu feines Netz führt zu fehlerhaften Ergebnissen und unnötig langen Simulationszeiten. Netzfeinheit und Simulationszeit hängen zudem von der maximalen Simulationsfrequenz ab. Eine 50-GHz-Simulation wird deutlich feiner vernetzt als eine 20-GHz-Simulation.
CST Microwave Studio erstellt ein Netz des Lösungsraums anhand grundlegender Informationen, um einen komplexen Prozess zu vereinfachen. Die maximale Frequenz und die Anzahl der Zellen pro Wellenlänge in x-, y- und z-Richtung genügen. Nach der automatischen Vernetzung ist eine Netzverfeinerung in Bereichen hoher Feldkonzentration möglich. Beispielsweise wird ein Mikrostreifen-Substratnetz häufig manuell verfeinert, wenn eine hohe Genauigkeit der Rückflussdämpfung erforderlich ist.
Um den Einfluss des Vernetzungsprozesses auf typische Verbindungsmodelle zu untersuchen, wurde ein 16 mm Mezzanine-Verbinder simuliert und die Vernetzungsparameter im CST angepasst
Maschenweiten: 0,88 Millionen Zellen, 3,8 Millionen Zellen und 8,5 Millionen Zellen. Die Variation mit der Maschendichte ist in diesem Beispiel geringer, wobei die Rückflussdämpfung der Parameter ist, der am empfindlichsten auf die Vernetzung reagiert.
Materialparameter:
Viele Hochgeschwindigkeitssteckverbinder verwenden Flüssigkristallpolymere (LCPs) als Verkapselungsmaterial. LCPs sind ein anisotropes, homogenes Dielektrikum, dessen mechanische Eigenschaften vom Formgebungsverfahren abhängen. Es wird angenommen, dass auch die elektrischen Eigenschaften vom Formgebungsverfahren abhängen, jedoch liegen hierzu bisher nur wenige Forschungsergebnisse vor.
LCP-Hersteller geben die Werte der Dielektrizitätskonstante auf Basis standardisierter Tests an 3-Zoll-Kreisscheiben an.
Um den Einfluss der Dielektrizitätskonstante auf typische Verbindungsmodelle zu untersuchen, wurden Simulationen für verschiedene Dielektrizitätswerte durchgeführt. Die Ergebnisse für drei unterschiedliche Dielektrizitätskonstanten von LCP-Verbindern sind in Abbildung 5 dargestellt. Wie die Maschenweite beeinflusst auch die Dielektrizitätskonstante von LCP die Rückflussdämpfung. Die Einfügedämpfung (IL) oberhalb von 10 GHz wird ebenfalls beeinflusst. Dies stimmt mit der Änderung der Reflexionsdämpfung aufgrund von Fehlanpassungen der Impedanz überein, die im Rückflussdämpfungsprofil in Abbildung 5 zu sehen ist. Für den Mezzanine-Verbinder in diesem Bericht wurde in CST Microwave Studio ein Debye-Modell erster Ordnung mit konstanter Debye-Funktion verwendet.
Portkonfiguration
Der drittwichtigste Schritt bei der Extraktion eines Steckverbindermodells mithilfe eines Vollwellensimulationswerkzeugs ist die Portkonfiguration.
Ein Port definiert, wie eine elektromagnetische Struktur angeregt und von wo aus die Reaktion gemessen wird. Moderne Vollwellensimulationswerkzeuge bieten üblicherweise mehrere Portoptionen, die sich im Allgemeinen in zwei Hauptkategorien einteilen lassen: Wellenleiterports und diskrete Ports. Ein Wellenleiterport projiziert eine TEM- oder Quasi-TEM-Welle auf die Struktur, typischerweise eine definierte Übertragungsschnittstelle wie eine Koaxialleitung oder eine Mikrostreifenleitung. Die Übertragungsleitung muss im Allgemeinen eine bestimmte Länge aufweisen, damit diese Methode gültig ist. Ein diskreter Port ist eine theoretische Schaltungsnäherung, die häufig bei sehr dichten Strukturen verwendet wird, bei denen ein Wellenleiterport aufgrund seiner Größe nicht realisierbar ist.
Die Portkonfiguration definiert auch die Position der Referenzebene für das resultierende Steckverbindermodell.
Die in diesem Artikel betrachteten Steckverbinder sind auf eine mehrlagige Leiterplatte gelötet, und Leiterplatteneffekte werden im Allgemeinen im Steckverbindermodell berücksichtigt. Die Position der Referenzebene bestimmt den Umfang der im Modell berücksichtigten Leiterplatteneffekte. Für den Mezzanine-Steckverbinder in diesem Bericht wurde in CST Microwave Studio ein diskreter Port verwendet.
Steckverbindermodelle aus Messungen:
Um Vertrauen in ein Steckverbindermodell zu gewinnen, ist es bewährte Ingenieurpraxis, das Modell zu validieren. Die Validierung kann durch Vergleich mit einem Modell erfolgen, das mit einer anderen Methode erstellt wurde, entweder durch Messungen oder durch Vergleich mit anderen Modellierungswerkzeugen. Während der Vergleich von Modellen, die mit verschiedenen Werkzeugen erstellt wurden, in einigen Branchen weit verbreitet ist, bevorzugt die Hochgeschwindigkeits-Digitaltechnik im Allgemeinen die Modellvalidierung durch Messungen. Dieser Ansatz birgt jedoch Tücken, da die Messergebnisse je nach Testvorrichtung, Position der Referenzebene und Kalibrierung stark variieren können. Die in diesem Artikel behandelten hochdichten Steckverbinder verfügen nicht über koaxiale Schnittstellen, die mit modernen Messgeräten kompatibel sind. Stattdessen ist eine Testvorrichtung erforderlich, um die Verbindung zu den Messgeräten herzustellen, die zum Bauteil führen. Dies ist typischerweise eine mehrlagige Leiterplatte, die die Auswirkungen der Steckverbindergröße berücksichtigt. Die Auswirkungen der Pad-Kapazität und der Durchkontaktierungsbolzen gelten als Größeneffekte. Es gilt als allgemein anerkannt, dass diese Größeneffekte zwischen Leiterplatte und Steckverbinder im Steckverbindermodell enthalten sind.
Zur Modellkorrelation muss das Testgerät entweder in die Simulation einbezogen oder mithilfe von De-Embedding-Verfahren aus der Messung entfernt werden. Aufgrund der Komplexität des Modells ist das De-Embedding des Testgeräts vorzuziehen. Das De-Embedding-Verfahren nutzt die TRL/M-Methode (Thru-Reflect-Line-Match), die auf modernen Vektornetzwerkanalysatoren (VNA) verfügbar ist.
Die Genauigkeit und Gültigkeit jeder VNA-Messung hängt davon ab, inwieweit implizite Kalibrierannahmen verletzt werden. Beispielsweise wird eine SOLT-Kalibrierung (Short-Open-Load-Thru) durch schlecht entwickelte Kalibrierstandards beeinträchtigt.
Besitzt der offene Kalibrierstandard eine parasitäre Kapazität, muss dies im Kalibrierprozess berücksichtigt werden, da dadurch die Annahme eines Reflexionskoeffizienten von eins für die Apertur verletzt wird. Aus diesem Grund entwickeln Gerätehersteller hochpräzise SOLT-Kalibrierstandards.
Auch bei der Kalibrierung ohne Vorrichtung mittels TRL/M ist dies nicht anders; ungenau entwickelte Kalibrierstandards führen zu Messfehlern.
Eine Annahme des TRL/M-Verfahrens ist, dass die Leitungsimpedanz der Messvorrichtung entspricht. Dies erscheint plausibel, bis man bedenkt, dass die branchenübliche Impedanzkontrolle für hochdichte Leiterplatten ±10 % beträgt. Um den Einfluss der Standard-Leitungsimpedanz zu verdeutlichen, wurden zwei verschiedene Sätze von Onboard-TRL/M-Kalibrierstandards betrachtet (siehe Abbildung 6). Die Kalibrierflächen auf der Leiterplatte an Position 66 weisen zwar plausible, aber steilere Kurven auf als die an Position 44. Diese Kalibrierflächen wurden auf ihre Impedanz geprüft. Dabei zeigte sich, dass die Kalibrierflächen mit steileren Kurven (Position 66) eine größere Impedanzabweichung aufwiesen als die mit weniger Kurven (Position 44). Diese Impedanzabweichung führt zu Messfehlern bei der TRL/M-Kalibrierung.
Abbildung 7 zeigt die Variation der gemessenen Einfügedämpfung des gleichen Steckertyps unter Verwendung zweier verschiedener Testgeräte mit ihren zugehörigen Onboard-TRL/M-Kalibrierstandards.
Prinzipiell sollten die beiden Kurven in Abbildung 7 identisch sein; stattdessen sehen wir eine Abweichung von ungefähr 0,5 dB und einige Änderungen an einigen Resonanzpunkten.
Dieses Beispiel verdeutlicht auch ein häufiges Problem bei der Konstruktion von Zubehörteilen, bei dem kleine Größenunterschiede zu erheblichen Abweichungen bei den Steckermaßen führen können.
Eine detaillierte Untersuchung der Ergebnisse zeigt geringfügige Unterschiede, wie in Abbildung 8 dargestellt. Die Leiterbahn der Masseverbindung über das Anschlusspad ist im Fall „Position 66“ etwas länger als im Fall „Position 44“. Dieser geringfügige Größenunterschied führte zu der in Abbildung 7 beobachteten Resonanzänderung und wurde durch eine Vollwellenmodellierung des Steckverbinders und seiner Größe bestätigt.
Das vorherige Beispiel ist eine gute Fallstudie, doch in der Realität spielen zwei Variablen eine Rolle: Größenunterschiede und Standardabweichungen bei der TRL/M-Kalibrierung.
Das folgende Beispiel weist nur eine geringe Größenabweichung auf. Abbildung 9 zeigt zwei verschiedene Größen: Fall 1 und Fall 2.
Fall 1 (links) weist die Masseleitungen „außen“, also vom Mittelpunkt des Steckers weg, auf. Diese Methode führt zu einem optimaleren Rückstromfluss, erfordert jedoch ein komplexeres Leiterbahnmuster.
Fall 2 (rechts) weist die Masseleitungen „innen“, also zum Mittelpunkt des Steckers hin, auf. Diese Anordnung ermöglicht einen größeren Abstand zwischen den Signalleitungen und der Masseleitung.
Abbildung 10 zeigt, dass die Interferenz bei 10 GHz aufgrund dieser geringeren Abweichung in der Ausrichtung der Masseleitung um 10 dB variiert.
Mechanische Abweichungen:
Bei den Teststrukturen (und realen Produkten) treten mechanische Abweichungen auf, darunter Abweichungen in der Einstecktiefe und der Schweißnaht. Die daraus resultierenden SI-Effekte werden oft vernachlässigt, sollten aber unbedingt analysiert werden.
Die erste zu berücksichtigende mechanische Variation ist die Einstecktiefe des Steckverbinders. Bei jedem hochdichten Mehrpol-Steckverbinder gibt es eine eingebaute mechanische Toleranz, die die im Gehäuse integrierte Toleranz ausgleicht. Abbildung 11 veranschaulicht die mechanische Variation eines Mezzanine-Steckverbinders. Dieses Produkt gewährleistet eine ausreichende Festigkeit an der Kontaktfläche bei einem Abstand von bis zu 1,15 mm. Der Steckverbinder wurde im vollständig gesteckten Zustand und bei maximalem Abstand mit CST Microwave Studio simuliert. Dabei wurde die unterschiedliche Kontaktform der Gehäusehälften sowie der größere Luftspalt im getrennten Zustand berücksichtigt. Die Ergebnisse sind in Abbildung 12 dargestellt und zeigen annähernd die gleiche Variation wie bei der Variation der Maschenweite und der Dielektrizitätskonstante des Steckverbindergehäuses.
Eine zweite, vermutlich geringfügige mechanische Abweichung betrifft die Leiterplattenmontage. Bei einem SMD-Steckverbinder liegt dieser nicht immer bündig auf dem
BGA-Pad der Leiterplatte auf. Toleranzen im Leiterplattenlayout und Montageabweichungen können zu geringfügigen Positionsschwankungen führen.
Abbildung 13 veranschaulicht diese Positionsvariation.
Die Ergebnisse dieser Simulationen für die Plattenbefestigung sind in Abbildung 14 dargestellt. Im Vergleich zu Änderungen der Netzfeinheit und der Dielektrizitätskonstante hat die Plattenbefestigung einen relativ geringen Einfluss.
Die wichtigste Erkenntnis aus diesen Beispielen ist, dass die Messung des Verbindungsverhaltens genauso komplex sein kann wie die Ableitung eines Verbindungsmodells aus einer Simulation. Es muss unbedingt sichergestellt werden, dass die gemessenen und modellierten Strukturen exakt übereinstimmen, bevor eine Korrelation versucht wird.
(Fortsetzung folgt im September)
Autor:
Jim Nadolny, Samtec
Leon Wu, Samtec
