Um diese erhöhte Bandbreite zu ermöglichen, müssen diese Designs die Herausforderungen hinsichtlich der Signalintegrität bewältigen, die sich aus dem Übergang der Branche zur 112G-PAM4-SerDes-Konnektivität (Serialisierer/Deserialisierer) ergeben. Diese Konnektivität ist für optische Verbindungen der nächsten Generation, System-Backplanes und Paketprozessoren erforderlich. Mit der kompaktesten und energieeffizientesten 1,6T-PHY-Schicht (Physical Layer) von Microchip Technology Inc. auf dem Markt lassen sich diese Herausforderungen nun meistern. (Nasdaq: MCHP), Die PM6200 META-DX2LDadurch wird der Verbrauch pro Port im Vergleich zum Vorgänger 56G PAM4, genannt META-DX1, der ersten physikalischen Schicht im Terabit-Bereich auf dem Markt, um 35 Prozent reduziert.

„Die Branche setzt auf ein 112G-PAM4-Ökosystem für hochdichte Vermittlung, Paketverarbeitung und optische Verbindungen“, so Bob Wheeler, leitender Netzwerkanalyst bei The Linley Group. „Microchips META-DX2L-Lösung ist optimal auf diese Anforderungen abgestimmt und verbindet Linecards mit Vermittlungselementen und optischen Geräten mit verschiedenen Geschwindigkeiten für 100-GbE-, 400-GbE- und 800-GbE-Konnektivität.“.

Mit seiner Bandbreite von 1,6 Tbit/s, seiner hohen Dichte und seiner kompakten Bauweise ist der META-DX2L Ethernet PHY, basierend auf der 112G PAM4 SerDes-Technologie und geeignet für Ethernet-Geschwindigkeiten von 1 bis 800 GbE, ein industrietaugliches Gerät mit vielseitigen Anschlussmöglichkeiten für maximale Designwiederverwendung in Anwendungen wie Timern, Multiplexern/Demultiplexern, inversen Demultiplexern und 2:1-Multiplexern (Mux). Die Verbindungs- und Multiplex-/Demultiplexfunktionen sind hochgradig konfigurierbar und maximieren die I/O-Bandbreite des Switching-Geräts, um die für Multi-Speed-Karten erforderlichen flexiblen Verbindungen bereitzustellen, die mit einer Vielzahl optischer Verbindungen kompatibel sind. Die stromsparende PAM4 SerDes-Technologie des PHY ermöglicht Schnittstellengeschwindigkeiten der nächsten Generation für Cloud-Rechenzentren, Rechencluster für KI und maschinelles Lernen, 5G und Infrastruktur für Telekommunikationsdienstleister – egal ob für Kupfer-Direktanschlusskabel (DAC) über große Entfernungen, Backplanes oder Verbindungen zu optischen Geräten.

„Für die 56G-Generation haben wir mit dem META-DX1 den ersten Terabit-PHY auf dem Markt eingeführt, gefolgt von einer ebenso bahnbrechenden 112G-Lösung. Diese bietet Systementwicklern die nötigen Funktionen, um die neuen Herausforderungen von Cloud-Rechenzentren, 5G-Netzen, KI und maschinellem Lernen zu meistern“, so Babak Samimi, Vice President der Kommunikationssparte von Microchip. „Mit einer Bandbreite von bis zu 1,6 Terabit in einer energiesparenden Architektur und minimalem Platzbedarf verdoppelt der META-DX2L-PHY die Bandbreite bisheriger Lösungen und setzt neue Maßstäbe in Sachen Effizienz.“.

META-DX2L ist mit 23 x 30 mm das kleinste auf dem Markt erhältliche Modell und spart so den Platz, der für die von Hyperscalern und Systementwicklern geforderten Linecard-Dichten benötigt wird. Hier einige der wichtigsten Produktmerkmale:

  • GbE PHY mit 2x 800 GbE, 4x 400 GbE und 16x 100/50/25/10/1
  • Es unterstützt Datenübertragungsgeschwindigkeiten von Ethernet, OTN und Fibre Channel
  • Es unterstützt proprietäre Datenraten für KI und maschinelles Lernen
  • Integrierter 2:1-Multiplexer ermöglicht Architekturen mit hoher Verfügbarkeit und
    Schutzfunktionen
  • Hochgradig konfigurierbare Verbindung für Dienste mit unterschiedlichen Geschwindigkeiten an jedem Port
  • Konstante Latenz, die IEEE 1588 Class C/D PTP auf jeder Systemebene ermöglicht
  • FEC-Terminierung, -Überwachung und -Konvertierung zwischen verschiedenen Schnittstellengeschwindigkeiten
  • 112G PAM4 SerDes 32 LR (Long-Reach) programmierbar zur Optimierung des Verbrauchs im Hinblick auf die Leistung
  • Kompatibel mit DAC-Kabeln, einschließlich automatischer Aushandlung und Verbindungsaufbau
  • Industrieller Temperaturbereich für Außenanwendungen
  • Vollständiges Software Development Kit (SDK) mit einfacher Aktualisierung, Hot-Reboot-Funktion und Kompatibilität mit dem bewährten META-DX SDK
  • Microchip bietet ein umfassendes Sortiment an proprietären Produkten, Referenzdesigns und Evaluierungsboards, mit denen Kunden Systeme auf Basis von META-DX2L-Bausteinen entwickeln können. Zusätzlich zur Ethernet-PHY-Technologie stellt Microchip Systemherstellern eine Komplettlösung zur Verfügung, bestehend aus PolarFire®-FPGAs,dem leistungsstarken ZL30632-PLL, Oszillatoren, Spannungsreglern und weiteren Komponenten, die als System mit META-DX2L vorvalidiert sind, um die Entwicklung von Designs zu beschleunigen.

Produktverfügbarkeit

Die ersten Muster der META-DX2L-Bausteine ​​werden voraussichtlich im vierten Quartal 2021 verfügbar sein. Weitere Informationen finden Sie auf der PM6200 META-DX2Loder erhalten Sie von einem Vertriebsmitarbeiter von Microchip.