Para duplicar el ancho de banda de Nyquist de un receptor ADC, a menudo se utiliza un método tradicional de entrelazado de tiempo. Sin embargo, las arquitecturas alternativas ofrecen más ventajas. En esta serie de tres partes, describimos las opciones para el primer muestreo directo de Nyquist de un ancho de banda de 2 GHz a 18 GHz utilizando ADCs comerciales. La parte 1 presenta los desafíos y los posibles enfoques. La parte 2 describe en detalle el muestreo directo en cuadratura, junto con los resultados medidos. La parte 3 compara los resultados en cuadratura con el entrelazado temporal, lo que permite a los usuarios seleccionar la opción óptima en función de los objetivos de su sistema.

Parte 1: Aplicaciones, conceptos básicos de entrelazado y opciones del AD9084

El problema del aliasing
En la Figura 1a, se muestra un espectro analógico con una señal deseada amarilla en la zona 1 de Nyquist (0 - fS/2) y una señal bloqueadora azul en la zona 2 de Nyquist (fS/2 - fS). Según el teorema de muestreo, las señales analógicas muestreadas digitalmente aparecerán en múltiplos enteros de fS. Como se muestra en la Figura 1b, tanto la señal de bloqueo de banda estrecha como la señal deseada se copian en múltiplos enteros positivos y negativos de fS. El desafío arquitectónico del ADC es cómo el ingeniero de sistemas puede mitigar este problema conocido utilizando métodos alternativos de muestreo.

Figura 1. Vista espectral: (a) espectro del dominio analógico que muestra dos señales espaciadas en frecuencia; (b) espectro muestreado de un ADC de 40 GSPS; en este caso, las dos señales en el dominio analógico pueden resolverse en una banda de Nyquist; (c) espectro muestreado de ADCs intercalados, cada uno a 20 GSPS. Observe que los espectros de amplitud están superpuestos, lo que impide la resolución de las dos señales. Este artículo muestra que la información de fase entre los cortes entrelazados es diferente y permite múltiples opciones para entrelazar ADC, incluyendo tanto el entrelazado en cuadratura como el entrelazado en tiempo.
El teorema de Nyquist establece que se producen efectos de aliasing no deseados cuando el ancho de banda de la señal es mayor que fS/2. En los sistemas muestreados, el espectro único solo será visible de 0 a fS/2. Las señales de Nyquist de orden superior se aliasearán o se plegarán de nuevo en la zona de Nyquist (0 a fS/2), como se muestra en la Figura 1c, en forma de imágenes no deseadas. Las señales de imagen generadas a partir de frecuencias superiores a fS./2 se convertirán en bloqueadores de las señales deseadas, reduciendo el SFDR y, a veces, haciendo que una señal sea irrecuperable.

En los sistemas tradicionales de EW y COMINT, donde los bloqueadores están presentes en zonas de Nyquist de orden superior, se utilizan filtros antialiasing (AA). En el primer muestreo de Nyquist, se utilizan filtros de paso bajo para rechazar los bloqueadores por encima de fS/2 y evitar que sus imágenes se replieguen en el primer Nyquist. Estos sistemas funcionan bien si la señal deseada está siempre en la primera zona de Nyquist. Sin embargo, esto vendrá dictado directamente por la frecuencia de muestreo.

Esta configuración es ineficaz cuando la señal interferente está justo por encima de la mitad de la frecuencia de muestreo (fS/2) y la señal objetivo está justo por debajo de fS/2. En la Figura 2, la señal interferente está demasiado cerca para aplicar un filtro AA sin correr el riesgo de perder parte del ancho de banda deseado. Una práctica recomendada es utilizar una banda de guarda de frecuencia del 20 % alrededor de fS/2.
Una alternativa popular al primer muestreo de Nyquist es el submuestreo, que coloca el ancho de banda de la señal deseada en una zona de Nyquist ADC más alta. En este caso, la señal deseada está en una banda de orden superior mayor que fS/2. El filtro AA sería prácticamente un filtro de paso de banda (BPF) que rodea la señal deseada en la banda de orden superior. Este BPF rechaza las frecuencias fuera de la banda de paso, que podrían ser un bloqueador o cualquier ruido fuera de banda.

Entrelazado (Interleaving)
Entrelazado de tiempo: descarga de velocidad completa (Full-Rate Offload)
El entrelazado de tiempo tradicional de dos o más ADC con temporizadores retardados conlleva tanto una ventaja como una desventaja. Cuando se utilizan dos núcleos para muestrear simultáneamente una señal con una frecuencia de muestreo de fS, la frecuencia de muestreo resultante es simplemente 2 × fS. Los ADC deben tener una relación de fase de reloj fija para que el entrelazado funcione correctamente. La relación de fase de reloj se rige por la ecuación 1, donde n es el ADC específico y m es el número total de ADC.

Para una relación de entrelazado de ADC dual, los relojes de muestreo de cada canal deben estar desfasados 180° o muestrearse alternativamente en los límites (edge) positivo y negativo de un reloj que tenga un ciclo de trabajo ideal del 50 %. Estas especificaciones de sincronización pueden ser difíciles de cumplir utilizando soluciones de sincronización externas sin introducir nuevos dispositivos de entrelazado. Además, el divisor de RF frontal necesitaría características ideales para el emparejamiento de amplitud y fase; de lo contrario, se puede introducir potencia de frecuencia espuria no deseada a la frecuencia de muestreo de corte fS/2.
Dependiendo de cómo se utilice el procesamiento digital de fondo, puede no ser deseable una secuencia de bits de velocidad completa, a menos que se pueda utilizar el ancho de banda de Nyquist total entrelazado fS/2 para las señales de interés. Algunas arquitecturas de entrelazado pueden limitar el rango dinámico a 8 bits de un convertidor de mayor resolución.
En este caso, no habría correcciones digitales de back-end para pequeñas variaciones en los canales ADC, como el desplazamiento, la ganancia y el retardo de fase. Por lo tanto, estos desajustes se verían como artefactos de entrelazado dentro del espectro de frecuencia de Nyquist. Disminuirían el rango dinámico utilizable del canal del convertidor entrelazado con imágenes no deseadas. Con el AD9084 Apollo MxFE™ de Analog Devices, hay dos opciones que aprovechan la descarga de frecuencia completa. La Figura 3 muestra un único par de ADC entrelazados de 12 bits, mientras que la Figura 4 muestra dos pares de ADC entrelazados. Para lograr las salidas de dos canales, la resolución de bits se reduce a 8 bits por muestra.

Descripción general del muestreo en cuadratura directa
El muestreo en cuadratura directa es una forma alternativa de entrelazado. El método de entrelazado ping-pong más utilizado consiste en sincronizar secuencialmente dos ADCs vecinos. Esto se hace normalmente duplicando la frecuencia de reloj o muestreando tanto en los límites ascendentes como en los descendentes del reloj de entrada. El entrelazado en cuadratura no invierte la fase del reloj, sino que sincroniza dos ADCs simultáneamente con un reloj en fase común. Un desplazamiento de fase de 90° de la entrada de RF proporciona la información necesaria para resolver múltiples zonas de Nyquist y duplicar la frecuencia de muestreo efectiva. Esto ofrece la ventaja de que el procesamiento posterior al ADC no necesita duplicar la frecuencia de muestreo.
En la práctica, el desplazamiento de fase de 90° se logra con un acoplador híbrido, a menudo denominado divisor híbrido. En la actualidad existen acopladores híbridos de banda ancha que cubren un amplio ancho de banda de 2 GHz a 18 GHz. Sin embargo, un problema bien conocido en el muestreo en cuadratura es que cualquier desajuste de fase o amplitud en el equilibrio I/Q crea una energía percibida no deseada en la frecuencia de la imagen. El efecto de este desajuste no está equilibrado, ya que las diferencias entre las dos señales se magnifican cuanto mayores son los desequilibrios. Esto crea un espurio de entrelazado de imagen primaria en fS ± fIN debido al desajuste de ganancia y fase entre las señales I y Q.
Los acopladores híbridos comerciales históricamente solo han soportado anchos de banda estrechos para objetivos de frecuencia más pequeños. Las especificaciones de rendimiento de banda ancha aún están madurando. Con la introducción de acopladores híbridos de banda ancha de 2 GHz a 18 GHz, el rendimiento de coincidencia es moderado, ya que es factible lograr un mínimo de unos pocos dB de coincidencia de error de amplitud y varios grados de coincidencia de error de fase a través de su ancho de banda. La potencia espuria de la imagen de entrelazado práctico utilizando solo una cuadratura de hardware es de -20 dBc en el mejor de los casos. Esta es simplemente una solución técnica inaceptable para la mayoría de las aplicaciones modernas. Por lo tanto, confiar exclusivamente en una solución de hardware para este tipo de entrelazado no será suficiente. Se requerirá un algoritmo de coincidencia de corrección de errores de cuadratura (QEC) de back-end en el procesamiento digital para lograr un rendimiento SFDR de -50 dBc o mejor en un amplio ancho de banda.

Opciones de entrelazado con el DSP AD9084
El AD9084 es un convertidor de muestreo de RF 4T4R con un ancho de banda de entrada de RF de 18 GHz. La Figura 5 muestra los ADC y el DSP integrado para la mitad de los ADC integrados en el CI.1 Para evitar la necesidad de una descarga de datos de velocidad completa, se desarrollaron opciones de entrelazado tanto para el entrelazado de tiempo como para el entrelazado en cuadratura que mantienen el uso del DSP integrado. Esto permite monitorizar un ancho de banda completo de 2 GHz a 18 GHz mientras se sigue decimando a una velocidad menor para reducir la carga útil digital y la potencia en los chips digitales adyacentes.

Muestreo directo en cuadratura: PFILT QEC
El entrelazado en cuadratura utiliza dos núcleos ADC dividiendo la señal de entrada de RF en el hardware en fases de 0° y 90°. El procesamiento de las señales por separado se realiza como si las dos señales estuvieran en cuadratura perfecta ideal. Desafortunadamente, las dos señales divididas no son ideales debido a una importante falta de coincidencia tanto en fase como en amplitud, que son comunes en el rendimiento híbrido del hardware actual. Sin embargo, un algoritmo de corrección de errores de cuadratura de back-end puede compensar tanto la falta de coincidencia de amplitud como de fase entre las dos señales.
Después de utilizar una señal de entrenamiento para establecer coeficientes de corrección en todo el ancho de banda (BW) de interés, la espuela de imagen de la arquitectura de muestreo en cuadratura puede mitigarse a más de -50 dBc utilizando técnicas de procesamiento de filtro digital. Esto mantiene un SFDR consistente sin los artefactos indeseables de entrelazado de tiempo 8× sub-ADC que se encuentran en numerosas arquitecturas de alta velocidad.

Muestreo en cuadratura directa: CFIR QEC
Una variación del principio de entrelazado en cuadratura permite el filtrado de la señal digital antes del bloque de corrección QEC en el FIR complejo (CFIR). El rendimiento del SFDR en este caso suele mejorar, ya que el desajuste de ondulación de frecuencia más baja entre los dos canales puede corregirse más fácilmente con una latencia de procesamiento más larga. Las frecuencias del oscilador controlado numéricamente (NCO) entre los dos DDC no se establecen para que sean iguales, sino que NCO2 = fS - NCO1. La razón de esta diferencia de frecuencia del NCO se detalla en la Parte 2 de esta serie de artículos. La precisión de resolución digital de 32 bits de cada palabra de sintonización del NCO garantiza que no haya ningún desajuste de frecuencia residual entre los DDC que contribuya a un rendimiento espurio no deseado. Un paso de suma posterior fusiona dos canales en uno con la cancelación del primer o segundo Nyquist.

Entrelazado temporal con PFILT o CFIR Corrección de errores
Los mismos principios de entrelazado mencionados para la cuadratura también pueden aplicarse a los métodos tradicionales de entrelazado temporal utilizando temporizadores de muestreo invertidos internos. En lugar de utilizar un híbrido de cuadratura frontal, se utilizaría un divisor real para el entrelazado temporal a múltiples canales con corrección de errores posterior. Cada señal se corregiría con coeficientes de filtrado digital. Después del filtrado, se generarían dos canales de datos diezmados que tendrían que volver a ensamblarse con técnicas de procesamiento de señales digitales.

Se han evaluado dos opciones de entrelazado en el tiempo utilizando el DSP integrado. La Figura 8 muestra el entrelazado en el tiempo con la corrección PFILT y la Figura 9 muestra la configuración de entrelazado en el tiempo con la corrección CFIR.

Consideraciones adicionales sobre el entrelazado
Desajuste
El entrelazado de múltiples ADC presenta desafíos, incluida la aparición de potencia de frecuencia espuria (espurias) en el espectro de salida debido a imperfecciones no ideales en cada núcleo de ADC. Estas imperfecciones surgen principalmente de desajustes entre los ADC entrelazados, especialmente en ganancia y fase o sincronización.
Las pequeñas variaciones de fabricación, incluso para dos ADC adyacentes en el mismo silicio, pueden causar suficiente variación de ganancia para introducir un espurio de desajuste de ganancia. En el caso del desajuste de ganancia, no hay forma viable de medir el desajuste de ganancia a menos que se presente una señal a ambos ADC para ser medida. El desajuste de ganancia dará lugar a un espurio en el espectro de salida relacionado con la frecuencia de entrada y la frecuencia de muestreo. El espurio aparecerá en fS - fIN.
Para minimizar el espurio causado por el desajuste de ganancia, se emplea una estrategia de corrección para mitigar el desajuste. La ganancia de uno de los ADC se elige como referencia, y la ganancia del otro ADC se ajusta para que coincida con ese valor de ganancia lo más posible. Cuanto más se ajusten entre sí los valores de ganancia de cada ADC, menor será el espurio resultante en el espectro de salida.

Entrelazado pesado
Algunas arquitecturas comerciales emplean un entrelazado secuencial extenso, utilizando cortes ADC de 8× o más para expandir el ancho de banda de Nyquist. Por ejemplo, un entrelazado de 8 vías crearía espurios de entrelazado en frecuencias de fS/8, fS/4, 3fS/8, etc. Esto crearía una distribución no normal de la densidad espectral de ruido (NSD) con espurios de entrelazado alrededor de los ocho cortes ADC. Sin una calibración adecuada para suprimir estas frecuencias espurias, una tabla sofisticada o una herramienta de cálculo de espurios para navegar por los artefactos de entrelazado se vuelve rápidamente inmanejable.

Conclusión
En la primera parte de esta serie de artículos, presentamos un nuevo método para el muestreo directo de 2 GHz a 18 GHz. Desde la guerra electrónica hasta la inteligencia de comunicaciones, hay numerosos casos en los que se requiere una monitorización continua de 2 GHz a 18 GHz. Sin necesidad de filtros AA específicos, los sistemas pueden resolver señales de múltiples zonas de Nyquist. Con técnicas cuidadosas de corrección de errores de cuadratura de tiempo o ADC adyacentes entrelazados en cuadratura, los sistemas pueden duplicar eficazmente la frecuencia de muestreo de un digitalizador determinado. Utilizando la funcionalidad DSP reforzada del dispositivo Apollo MxFE, se pueden minimizar los recursos de FPGA y seguir monitorizando un espectro completo de 2 GHz a 18 GHz, todo en un solo Nyquist.
Se han introducido seis opciones con descripciones detalladas en la Parte 2 y la Parte 3.
► Descarga de frecuencia completa, ADC intercalados en lados opuestos
► Descarga de frecuencia completa, ADC adyacentes intercalados
► Muestreo en cuadratura directa: corrección de errores con PFILT
► Muestreo en cuadratura directa: corrección de errores con CFIR
► Entrelazado temporal: corrección de errores con PFILT
► Entrelazado temporal: corrección de errores con CFIR

Referencias
1Gabriele Manganaro. «Advanced Data Converters». Cambridge University Press, 2012.
Kester, Walt. «Analog-Digital Conversion». Analog Devices, Inc., 2004. Ali, Ahmed. High Speed Data Converters. IET, 2016.

Harris, Jonathan. «The ABCs of Interleaving ADCs». Analog Devices, Inc., 2019.
Manganaro, Gabriele y Robertson, David. «Interleaving ADCs: Unraveling the Mysteries». Analog Dialogue, Vol. 49, julio de 2015.

Autores: Ian Beavers, ingeniero de aplicaciones de campo, Peter Delos, ingeniero principal sénior, Brian Reggiannini, ingeniero principal sénior, y Connor Bryant, ingeniero de aplicaciones de sistemas en Analog Devices

Sobre los autores

Ian Beavers es ingeniero de aplicaciones de campo y director de laboratorios de clientes para el equipo de Sistemas Aeroespaciales y de Defensa ubicado en Analog Devices, Durham, Carolina del Norte. Trabaja en la empresa desde 1999. Ian tiene más de 25 años de experiencia en la industria de los semiconductores. Ian obtuvo una licenciatura en ingeniería eléctrica de la Universidad Estatal de Carolina del Norte y un máster en administración de empresas de la Universidad de Carolina del Norte en Greensboro.
Peter Delos es jefe técnico del Grupo Aeroespacial y de Defensa de Analog Devices en Greensboro, Carolina del Norte. Obtuvo su licenciatura en Ingeniería Eléctrica en Virginia Tech en 1990 y su máster en Ingeniería Eléctrica en NJIT en 2004. Peter tiene más de 30 años de experiencia en el sector. Ha dedicado la mayor parte de su carrera al diseño de sistemas analógicos/RF avanzados a nivel de arquitectura, de placa de circuito impreso y de circuito integrado. Actualmente se centra en la miniaturización de diseños de receptores, generadores de formas de onda y sintetizadores de alto rendimiento para aplicaciones de matriz en fase.
Brian Reggiannini es ingeniero principal sénior en diseño de sistemas. Ha diseñado, implementado y respaldado calibraciones a nivel de sistema para varias generaciones de productos transceptores inalámbricos de Analog Devices. Sus intereses técnicos incluyen el procesamiento de señales, el aprendizaje automático, los sistemas integrados y los sistemas que involucran componentes analógicos asistidos digitalmente. Brian obtuvo los títulos de Sc.B., Sc.M. y Ph.D. de la Universidad de Brown en 2007, 2009 y 2012, respectivamente.
Connor Bryant es ingeniero de aplicaciones de sistemas en Analog Devices y trabaja en la Unidad de Negocio Aeroespacial y de Defensa en Durham, Carolina del Norte. Se incorporó a ADI en 2023. Actualmente se centra en el diseño y análisis de cadenas de señales mixtas de RF. Obtuvo su licenciatura en Ingeniería Eléctrica en la Universidad Estatal de Carolina del Norte en 2022 y su máster en Ingeniería Eléctrica en la Universidad Estatal de Carolina del Norte en 2023.